

# DEFINICIJA KRITERIJSKE FUNKCIJE ZA RUBUSTNO OPTIMIZACIJO LASTNOSTI OPERACIJSKEGA OJAČEVALNIKA

Janez Puhar, Árpád Burmen, Sašo Tomažič, Tadej Tuma

Fakulteta za elektrotehniko, Ljubljana

**Ključne besede:** ASIC, nastavljanje parametrov vezja, optimizacija vezij, kriterijska funkcija, robustnost

**Izvilleček:** Načrtovanje analognega dela namenskega integriranega vezja (ASIC) je v grobem sestavljeno iz dveh korakov. Najprej načrtovalec izbere topologijo vezja, ki bo zastavljeni nalogi kos. Sledi nastavljanje parametrov vezja (npr. širin in dolžin kanalov MOS tranzistorjev), dokler postavljene zahteve niso izpolnjene. Drugi korak predstavlja optimizacijski proces, v katerem se načrtovalec odloča glede na svoje znanje in izkušnje. Odločitve načrtovalca v matematičnem smislu predstavljajo kriterijsko funkcijo. V članku je predstavljen matematični zapis kriterijske funkcije za MOSFET ojačevalnik, ki poskuša posnemati načrtovalske odločitve. Kriterijska funkcija je preizkušena na realnih primerih p- in n-kanalnega ojačevalnika. Rezultati računalniške optimizacije pokažejo, da je mogoče z ustrezno izbiro kriterijske funkcije karakteristike klasično načrtovanega vezja celo izboljšati.

## Cost Function Definition for Robust Optimisation of Operational Amplifier

**Key words:** ASIC, circuit sizing, circuit optimisation, cost function, robustness

**Abstract:** Designing of analogue part of an arbitrary application specific integrated circuit (ASIC) is a process which requires senior designer skills. It is mainly composed of analysing designer ideas by computer simulator.

Initially an adequate circuit configuration has to be set, afterwards he/she just varies circuit parameters (e.g. MOSFET channel widths and lengths) in order to achieve required attributes (circuit sizing). So the second stage of designer's work is a kind of optimisation process. Key to the final solution is an evaluation of the circuits tested during the process, which is done subjectively with regard to all his/her knowledge and experience. Translated to optimisation process this represents cost function. Mathematical definition of cost function for MOSFET operational amplifier is presented. It follows the designer's knowledge to avoid degenerated solutions. Robustness across a range of operating conditions is also taken into account. The definition is tested on a real operating amplifier case with p- and n-channel input differential pair. The results obtained with direct optimisation method show that an improvement over the human design can be achieved. Therefore it could represent a helpful tool for solving circuit sizing problem.

### 1 Uvod

Pri načrtovanju analognega dela integriranega vezja poskušamo zadovoljiti postavljene zahteve ali specifikacije vezja. To so lastnosti vezja, ki so podane z realnimi števili, kot npr. ojačenje, fazna varnost, pasovna širina ...

Ko vezje izpolnjuje vse zahteve v zadovoljivi meri, je postopek načrtovanja končan. Razdelimo ga lahko v dve stopnji. Najprej moramo določiti konfiguracijo vezja, za katero predpostavljamo, da bo z njo mogoče izpolniti postavljene zahteve. Pri tem se moramo opreti predvsem na izkušnje in teoretično znanje iz analize znanih tipov vezij. V literaturi zasledimo poskuse avtomatske sinteze topologije oziroma konfiguracije analognega vezja /1, 2/, ki pa se v praksi niso prijeli. V drugi stopnji se poskušamo s spreminjanjem parametrov vezja (npr. s spreminjanjem dolžin in širin kanalov MOSFET) postavljenim zahtevam čim bolj približati. V praksi to navadno pomeni, da vezja z različnimi nabori parametrov preizkušamo s pomočjo računalniških simulacij. Torej izvajamo optimizacijski postopek, ki je bil do sedaj obravnavan s stališč nominalnega vezja /3, 4/ in toleranc /5, 6, 7/. Na tej osnovi so bila izdelana optimizacijska orodja, ki temeljijo na analitično dobljenih enačbah /8, 9/, ali

na simulacijah /10, 11/ ipd. Nadalje številni članki s področja parametrske optimizacije /12, 13, 14, 15, 16/ nakazujejo njeno ključno vlogo pri avtomatizaciji načrtovanja integriranih vezij.

Vendar načrtovalci le redko posežejo po optimizacijskih orodjih. Odgovor na vprašanje, zakaj je temu tako, se skriva v vrednotenju vezij s posameznimi nabori parametrov, oziroma v odločanju katero vezje je boljše. Človek se o tem odloča subjektivno na podlagi izkušenj, znanja in preteklih poizkusov.

Tako se že v osnovi izogiba izrojenim rešitvam, ki imajo nekatere zahteve izpolnjene več kot zadovoljivo, ali pa niso robustne. Do sedaj so se s to težavo spoprijeli s postavljanjem različnih eksplicitnih ali implicitnih omejitev /12, 13, 15, 17/, ter tako močno omejili parametrski prostor. Takšne rešitve za načrtovalca niso priročne. Potrebovali bi matematično definicijo kriterijske funkcije, ki bo optimizacijski postopek vodila v pravo smer, ter se ne bo izgubljala v posameznih izrojenih rešitvah. Ob tem je potrebno dodati, da je kriterijska funkcija že po svoji naravi vezana na določen tip vezja, če ne kar na določeno konfiguracijo. Tako je potrebno za vsak tip (ali celo konfiguracijo) vezja (npr.

ojačevalnik, sledilnik ...) definirati novo kriterijsko funkcijo. V članku je podana definicija kriterijske funkcije za klasično konfiguracijo CMOS operacijskega ojačevalnika.

## 2 Splošna matematična definicija kriterijske funkcije

Kot je bilo povedano že v uvodu mora kriterijska funkcija ovrednotiti vse relevantne lastnosti vezja. V nasprotnem primeru nas lahko optimizacijski postopek privede do nesmiselnih rešitev. (Primer: ojačevalnik s čim širšim frekvenčnim pasom, rezultat je vezje z zadovoljivo pasovno širino, vendar zelo visoko tokovno porabo) Tako ima kriterijska funkcija obliko vsote, v kateri se seštevajo prispevki posameznih lastnosti.

Naj vektor  $p$  označuje  $n$  spremenljivih parametrov vezja. Za vsak nabor parametrov dobimo  $m$  lastnosti vezja, ki jih združimo v vektor  $l$ .

$$l=l(p) \quad l = [l_1, l_2, \dots, l_m]^T \quad p = [p_1, p_2, \dots, p_n]^T \quad (1)$$

Lastnosti vezja se morajo v končnem rezultatu čim bolj približati postavljenim zahtevam, oziroma jih v celoti izpolniti. Zahteve popišemo z vektorjema  $s = [s_1, s_2, \dots, s_m]^T$  in  $z = [z_1, z_2, \dots, z_m]^T$  spodnjih in zgornjih mej. Pri tem ima lahko spodnja meja vrednost  $-\infty$ , zgornja pa  $\infty$ .

Naj bo  $g(x)$  poljubna zvezna monotono naraščajoča funkcija za  $x > 0$ , ki gre skozi koordinatno izhodišče ( $g(0) = 0$ ). Definiramo funkcijo  $f(x)$ , ki naj bo enaka:

$$f(x) = \begin{cases} 0 & x < 0 \\ g(x) & x \geq 0 \end{cases} \quad (2)$$

Kriterijska funkcija  $E(p)$  naj bo vsota prispevkov posameznih lastnosti, in sicer bolj kot je lastnost oddaljena od zahtevanega intervala, večji je njen prispevek. Prav tako naj bodo lastnosti med seboj enako utežene, kar pomeni, da oddaljenost merimo relativno.

$$E(p) = \sum_{i=1}^m \left( f \left( \frac{s_i - l_i(p)}{u(s_i)} \right) + f \left( \frac{l_i(p) - z_i}{u(z_i)} \right) \right) \quad (3)$$

Pri tem je funkcija  $u(x) = |x|$  za vsak  $x \neq 0$  in  $u(0) =$  konstanta večja od 0. Navadno vzamemo kar konstanta = 1. Da bi bila kriterijska funkcija dokončno določena si moramo izbrati še  $g(x)$ . Najenostavnejša izbira je  $g(x) = x$ .

Vendar z optimizacijskim postopkom še ne moremo pričeti. Definirati je potrebno spremenljive parametre vezja  $p$ , vse relevantne lastnosti  $l$ , ter seveda zelene vrednosti  $s$  in  $z$ . Vse naštetu se navezuje na izbran tip vezja, oziroma konkretno konfiguracijo vezja. V razdelku 4 bomo podrobneje razčlenili CMOS operacijski ojačevalnik.

## 3 Robustnost

Optimizacijski postopek bo našel minimum kriterijske funkcije (3), kjer bodo lastnosti vezja  $l$  izpolnjene v najboljši


možni meri. Vendar bo to res le ob nominalnih pogojih izdelave in delovanja, kar pa ne zadošča. Ojačevalnik z odličnimi lastnostmi pri 25 °C, ki se pri 75 °C prelevi v oscilator, je neuporaben. Zato morajo postavljene specifikacije veljati preko širšega območja, znotraj katerega se lahko v vnaprej predpisanih mejah spreminjajo tako pogoji delovanja (npr. temperatura), kot pogoji izdelave (npr. spremembe procesa izdelave integriranih vezij). Oziroma vezje mora biti načrtovano robustno.

Spremenljive pogoje izdelave nam poda proizvajalec z  $r$  nabori parametrov modelov polprevodniških elementov. Poleg tega imamo še  $t$  spremenljivih navzgor in navzdol omejenih pogojev delovanja, ki definirajo množico  $D \subset \mathbb{R}^t$ . Lastnosti  $l$  naj bi veljale v vsaki točki množice  $D$  za vsakega izmed  $r$  naborov, kar je zaradi neskončnega števila točk v  $D$  nemogoče preveriti. Zato množico  $D$  diskretiziramo in za vsakega izmed  $t$  pogojev izberemo v značilnih in ekstremnih vrednosti (npr. tri diskretne temperature). Množica  $D$  sedaj vsebuje končno število  $\prod_{i=1}^t v_i$  točk ali kotov. Z upoštevanjem  $r$  naborov lahko robustnost vezja preverimo z analizo oziroma določitvijo lastnosti  $l$  v  $r \prod_{i=1}^t v_i$  kotih. V tem kontekstu lahko nominalne pogoje obravnavamo kot en kot.

Da bi optimizacijski postopek zanesljivo privedel do robustnega vezja, bi morali določiti lastnosti  $l$  v vsakem izmed  $r \prod_{i=1}^t v_i$  kotov v vsaki iteraciji. To v praksi ni izvedljivo, kakor tudi pri ročnem načrtovanju ne preverjamo vseh kotov po vsaki spremembi. Izkaže se, da je mogoče z optimizacijskim postopkom vseeno doseči robustnost z naslednjim hevrističnim postopkom. Sprva optimizacijski postopek izvedemo v nominalnih pogojih in na koncu preverimo vse kote. Za vsako lastnost, ki vsaj v enem kotu krši specifikacije, si zapomnimo tisti kot, v katerem je odstopanje največje. Optimizacijski postopek ponovimo, vendar tokrat v vsaki iteraciji poleg nominalnih lastnosti določamo še lastnosti v najbolj težavnih kotih. V najslabšem primeru moramo tako v vsaki iteraciji vezje analizirati v  $m+1 \ll r \prod_{i=1}^t v_i$  kotih, kar je izvedljivo.

## 4 Lastnosti operacijskega ojačevalnika

Da bi optimizacijska zanka dala smiseln rezultat, moramo v kriterijski funkciji upoštevati vse relevantne lastnosti operacijskega ojačevalnika. Kot relevantne lastnosti lahko razumemo pomembnejše, oziroma ključne lastnosti vezja. Če katero izmed njih izpustimo, bo po optimizacijskem postopku ta lastnost vezja postavljena bodisi povsem naključno, ali pa bo imela celo zelo slabo vrednost. V prvem primeru je njena naključna vrednost posledica tega, da lastnost ni bila vključena v kriterijsko funkcijo. V drugem, usodnejšem primeru, pa so se na račun naše lastnosti poskušale izboljšati druge vključene lastnosti. Kriterijska funkcija se navezuje na določen tip vezja. Slika 1 prikazuje testno simulacijsko vezje za preizkušanje operacijskih ojačevalnikov.



Slika 1: Testno simulacijsko vezje

Pri načrtovanju operacijskega ojačevalnika so pomembne naslednje lastnosti: površina silicija, ki ga ojačevalnik zavzema, enosmerni odziv vezja (dc analiza), odziv vezja na majhne izmenične signale v delovni točki (ac analiza), šum, ki se generira v vezju (noise analiza), ter hitrost vezja (tran analiza). Površino silicija A določimo enostavno z vsoto površin posameznih elementov. Prva pomembnejša odločitev nastopi po dc analizi, ki jo izvršimo s spreminjanjem vira  $v_{inp}$  iz negativnega do pozitivnega nasičenja. Analogno maso zagotavlja vir  $v_{agd} = (v_{sp} - v_{sn})/2$ . Ojačevalnik pojmuje za neizrojenega, če izhodna napetost  $v_{out}$  objame analogno maso, in hkrati je njegovo aktivno področje med skrajnima vrednostima napetosti  $v_{inp}$ . Oziroma veljati mora ta pogoja:


$$\min(v_{out}) < v_{agd} < \max(v_{out})$$

$$\frac{dv_{out}}{dv_{inp}} \Big|_{\min(v_{inp}), \max(v_{inp})} < \frac{\max\left(\frac{dv_{out}}{dv_{inp}}\right)}{2} \quad (4)$$

Če pogoja (4) nista izpolnjena, potem vsem še nedoločnim lastnostim vezja (za zdaj še vse lastnosti razen površine) pripišemo najslabše možne vrednosti. To vodi v visoko vrednost kriterijske funkcije, kar izrojenemu vezju tudi pritiče. Nadaljnjih analiz v tem primeru ne izvajamo. V nasprotnem določimo dc lastnosti (slika 2), ki so: razpon  $v_{pp}$ , ojačenje  $v_{pp}/v_{inpp}$ ,  $v_{offset}$ , simetrija  $v_{outoffset}$ , tokovna poraba  $i_p$  in razlike napetosti  $v_{gs} - v_{th}$  tranzistorjev v tokovnih zrcalih. Slednje podajajo področje delovanja. Tokovna zrcala določajo delovno točko, zaradi česar moramo zagotoviti zanesljive preslikave tokov, oziroma ti tranzistorji morajo delovati v nasičenju.

Naslednja pride na vrsto izmenična analiza v delovni točki. Tokrat zahtevamo monotono padajočo fazo prevajalne funkcije. Nemonotono padajoči fazni poteki lahko v optimizacijskem postopku privedejo do le navidezno velike faze varnosti, zato jih prepovemo.

$$\frac{\text{darctan} \frac{\text{im} \frac{v_{out}}{v_{inp}}}{\text{re} \frac{v_{out}}{v_{inp}}}}{df} < 0 \quad (5)$$



Slika 2: dc lastnosti (DT... delovna točka, S... simetrična točka)

Ce je pogoj (5) izpolnjen določimo relevantne lastnosti v frekvenčnem prostoru, ki so: pasovna širina  $f_{0dB}$ , fazna varnost  $pm$ , amplitudna varnost  $am$ , ter maksimalne vrednosti za  $CMRR$ ,  $PSRR_p$  in  $PSRR_n$  za frekvence nižje od  $f_{rr}$ . Poleg naštetih lastnosti vključimo še ojačenje takoj za vhodnim diferencialnim parom  $G_{int}$ . Načrtovalske izkušnje nam kažejo, da je modro ojačenje v vozlišču  $t_1$  pri frekvenci, ko ojačenje v  $t_2$  pade na polovico (sliki 4 in 5), držati na določenem nivoju.


Nadaljujemo s šumno analizo, kjer nimamo posebnih zahtev. Relevantni šumni lastnosti sta spektralni gostoti šuma ojačevalnika pri frekvencah  $f_{1/f}$  in  $f_{term}$ . Frekvenci sta izbrani tako, da podajata informacijo o  $1/f$  šumu pri nizkih frekvencah in o termičnem šumu pri nekaj višjih frekvencah. Poleg tega se izkaže, da je prav, če nadzorujemo tudi razmerje med integriranim šumom diferencialnega para in pripadajočega tokovnega zrcala  $\frac{\text{noise}_{diff}}{\text{noise}_{curr}}$ . S tem poskušamo relativno znižati šum tokovnega zrcala, ki ga vidimo navzven.

Zadnja pride na vrsto časovna analiza. Vir  $v_{inp}$  ima tokrat obliko pravokotnega impulza, ki ojačevalnik potisne iz negativnega v pozitivno nasičenje in spet nazaj (slika 3). Merimo hitrost odziva ojačevalnika, ki je izražena s časom naraščanja  $t_{rise}$  in padanja  $t_{fall}$ . Časovna analiza je najzahtevnejša in kot taka računsko najbolj obremenjujoča. V optimizacijskem postopku se zanesljivo pojavijo kombinacije parametrov, ki dajo zelo počasna vezja. Da bi v teh primerih lahko izmerili  $t_{rise}$  in  $t_{fall}$ , bi moral biti vhodni impulz zelo širok, časovno analizo pa bi bilo potrebno izvesti za mnogo daljši čas. Ker vnaprej ne vemo, katero vezje je počasno, bi bilo potrebno to narediti za vsako kombinacijo parametrov, tudi za hitra vezja. To je nesprejemljivo, zato počasna vezja enostavno razglasimo za izrojena.

$$v_{mm} > 0.95(\max(v_{out_{dc}}) - \min(v_{out_{dc}}))$$

$$v_{out}(t_k) < v_{out}(0) + 0.05v_{mm} \quad (6)$$

Razpon dosežen v časovni analizi mora obsegati vsaj 95% razpona iz dc analize. Hkrati zahtevamo, da izhodna napetost v končnem času  $t_k$  pade na manj kot 5% napetosti v pozitivnem nasičenju.




Slika 3: tran lastnosti

Na tem mestu se postavi vprašanje, ali je vključitev časovne analize v kriterijsko funkcijo sploh potrebna? V kriterijski funkciji se že nahajajo izmenične lastnosti vezja (ac analiza). Z višanjem pasovne širine vezja avtomatično dvigujemo tudi hitrost vezja. Vendar ne smemo pozabiti, da je izmenična analiza narejena na vezju lineariziranem v delovni točki. Tako nam izmenične lastnosti vezja posredno nekaj povedo o hitrosti spreminjanja izhodne napetosti preko aktivnega področja. Za merjenje časovne naraščanja in padanja pa je ključnega pomena tudi podatek, kako globoko v nasičenju se vezje nahaja in koliko časa potrebuje, da se iz tega stanja zbudi. Časovna analiza torej v kriterijsko funkcijo vnaša velikosignalne lastnosti in je kot taka potrebna.

### 5 Rezultati na realnih primerih


Opisano kriterijsko funkcijo smo preizkusili na dveh realnih primerih CMOS operacijskih ojačevalnikov (sliki 4 in 5). Ojačevalnika sta bila načrtovana v 0.8 μm tehnologiji firme Austria Micro Systems. Spremenljivi parametri so bile vse širine in dolžine kanalov tranzistorjev v vezju, ter vrednost upornosti in kapacitivnosti v povratni vezavi izhodnega tranzistorja.



Slika 4: Operacijski ojačevalnik s p-kanalnim diferencialnim parom

Privzeti so konstantni pogoji izdelave ( $r = 1$ ), kar ne okrne nazornosti obeh primerov. Robustnost vezja smo preizkusili z naslednjimi spremenljivimi pogoji delovanja: napajalna napetost  $v_{sp} - v_{sn}$ , enosmerni vhodni potencial  $v_{gdcm}$ , odmični tok  $i_{bias}$ , rezistivni in kapacitivni del bremena

$r_{out}$  in  $c_{out}$ , ter temperatura. Za vsako izmed veličin smo izbrali tri značilne vrednosti ( $t_i = 3$  za  $i = 1, 2 \dots 6$ ), in sicer minimalno, nominalno in maksimalno.



Slika 5: Operacijski ojačevalnik z n-kanalnim diferencialnim parom

Torej imamo  $3^6 = 729$  kotov. Da bi dosegli zadovoljivo robustnost, smo morali poleg lastnosti v nominalnih pogojih, v kriterijsko vključiti še fazno varnost pri maksimalnem kapacitivnem delu  $c_{out}$  bremena. S tem postanejo zadovoljivo robustne tudi vse ostale lastnosti. V optimizacijskem postopku smo tako v vsaki iteraciji izračunavali le dva kota. Rezultati za oba primera so zbrani v tabelah 1 in 2.

Tabela 1: Rezultati za ojačevalnik s p-kanalnim diferencialnim parom

p-kanalni dif. par	zaht.	ref.	opt.	
$A$	$\mu m^2$	10000↓	11669	10000
$v_{pp}$	V	4↑	3.6	3.6
$v_{pp}/v_{inpp}$		2000↑	1692	2052
$v_{offset}$	$\mu V$	100↓	182	35
$v_{outoffset}$	mV	200↓	239	200
$i_p$	$\mu A$	500↓	570	*618
$v_{gs} - v_{th}$	mV	600↑	506	755
$f_{0dB}$	MHz	20↑	17	20
$G_{int}$	dB	-0.7↑	-0.71	0.25
$pm$	°	70↑	69	70
$am$	dB	-30↓	-25	-30
$CMRR$	dB	-100↓	-96	*-92
$PSRR_p$	dB	-100↓	-95	-100
$PSRR_n$	dB	-60↓	-59	-82
$noise_{1/f}$	$nV/\sqrt{Hz}$	100↓	119	81
$noise_{term}$	$nV/\sqrt{Hz}$	9↓	9.6	9.3
$\frac{noise_{diff}}{noise_{mtr}}$		0.4↑	0.35	0.57
$t_{rise}$	ns	400↓	478	289
$t_{fall}$	ns	200↓	257	171

V tabelah 1 in 2 so zbrane lastnosti, ki so bile podrobneje opisane v odstavku 4. Vse načrtovalske zahteve oziroma specifikacije vezja so omejene le na eno stran. Znaka ↑ in ↓ povesta, da je to spodnja, oziroma zgornja meja. Zadnja

dva stolpca podajata lastnosti referenčnega in optimiziranega vezja. Referenčno vezje je bilo načrtovano klasično ročno. Optimizirano vezje je rezultat optimizacijskega postopka, zagnanega iz skrajne točke parametrskega prostora, ko imajo vsi parametri najmanjše možne vrednosti.

Tabela 2: Rezultati za ojačevalnik z  $n$ -kanalnim diferencialnim parom

$n$ -kanalni dif. par	zaht.	ref.	opt.	
$A$	$\mu\text{m}^2$	10000↓	14688	13315
$v_{pp}$	V	4↑	3.9	*3.8
$v_{pp}/v_{inpp}$		4000↑	3145	5069
$v_{offset}$	$\mu\text{V}$	80↓	89	67
$v_{outoffset}$	mV	100↓	122	100
$i_p$	$\mu\text{A}$	600↓	634	*736
$v_{gs} - v_{th}$	mV	700↑	311	697
$f_{0dB}$	MHz	20↑	15	20
$G_{int}$	dB	1↓	1.26	1
$pm$	°	80↑	76	86
$am$	dB	-40↓	-32	*-25
$CMRR$	dB	-110↓	-108	-110
$PSRR_p$	dB	-50↓	-45	-47
$PSRR_n$	dB	-50↓	-46	-46
$noise_{1/f}$	$\text{nV}/\sqrt{\text{Hz}}$	100↓	133	123
$noise_{term}$	$\text{nV}/\sqrt{\text{Hz}}$	9↓	9.4	*9.9
$\frac{noise_{diff}}{noise_{mir}}$		5↑	4.95	5
$t_{rise}$	ns	400↓	440	260
$t_{fall}$	ns	600↓	671	368

Že hiter prelet rezultatov pokaže, da je optimizirano vezje v večini lastnosti boljše od referenčnega. Slabše, vendar še vedno zadovoljive lastnosti\*, so se pojavile pravzaprav le pri tokovni porabi in amplitudni varnosti ( $n$ -kanalni par).

## 6 Zaključek

Predlagana splošna formulacija kriterijske funkcije je lahko uporabljena na poljubnem tipu, oziroma konfiguraciji vezja. Robustnost vezja nadalje zagotovimo z razširitvijo kriterijske funkcije s tako imenovanimi težavnimi lastnostmi v skrajnih pogojih izdelave in delovanja. Pri tem so koti izbrani selektivno, kar pripomore k učinkovitejšemu optimizacijskemu postopku.

Kriterijska funkcija opisane oblike je bila preizkušena v optimizacijskem postopku na dveh industrijskih primerih CMOS operacijskega ojačevalnika. Pred tem so bile seveda določene vse relevantne lastnosti tega tipa vezja, ki vodijo v smiselni rezultat. Iz rezultatov je razvidno, da lahko predstavlja splošno optimizacijsko orodje s tako definirano kriterijsko funkcijo uporaben pripomoček pri načrtovanju integriranih vezij. Kljub temu pa načrtovanja na tej stopnji še ni mogoče povsem avtomatizirati. Končna odločitev je še

vedno v načrtovalčevih rokah, ki z rezultati optimizacijskega teka ni nujno zadovoljen. Postopek lahko v tem primeru ponovi s spremenjenimi zahtevami, ali pa na roke nadaljuje iz optimiziranega vezja.

V kriterijski funkciji ostajajo nedoločene relevantne in težavne lastnosti za posamezne tipe, oziroma konfiguracije vezij, ki bi zagotovile smiselni in robusten rezultat. S širšim naborom lastnosti za več tipov vezij bi bilo mogoče zgraditi splošnejše orodje za načrtovanje analognih integriranih vezij.

Avtorji se zahvaljujejo sodelavcem iz Laboratorija za mikroelektroniko na Fakulteti za elektrotehniko v Ljubljani za številne koristne napotke, katerih temelj je dolgoletno delo na področju načrtovanja integriranih vezij.

Raziskave je sofinancirala Agencija za raziskovalno dejavnost v okviru programa P2-0246 - Algoritmi in optimizacijski postopki v telekomunikacijah.

## Literatura

- /1/ H. Y. Koh, C. H. Sequin, P. R. Gray. OPASYN: a compiler for CMOS operational amplifiers. IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems, vol. 9, no. 2, Feb. 1990, pp. 113-25
- /2/ J. P. Harvey, M. I. Elmasry, B. Leung. STAIC: an interactive framework for synthesizing CMOS and BiCMOS analog circuits. IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems, vol. 11, no. 11, Nov. 1992, pp. 1402-17
- /3/ R. K. Brayton, G. D. Hachtel, A. L. Sangiovanni-Vincentelli. A survey of optimization techniques for integrated-circuit design. Proceedings of the IEEE, vol. 69, no. 10, Oct. 1981, pp. 1334-62
- /4/ W. Nye, D. C. Riley, A. Sangiovanni-Vincentelli, A. L. Tits. DELIGHT. SPICE: an optimization-based system for the design of integrated circuits. IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems, vol. 7, no. 4, April 1988, pp. 501-19
- /5/ S. W. Director. The simplicial approximation approach to design centering. IEEE-Transactions-on-Circuits-and-Systems, vol. CAS-24, no. 7, July 1977, pp. 363-72
- /6/ K. J. Antreich, R. K. Koblitz. Design centering by yield prediction. IEEE Transactions on Circuits and Systems, vol. CAS-29, no. 2, Feb. 1982, pp. 88-95
- /7/ P. Feldmann, S. W. Director. Integrated circuit quality optimization using surface integrals. IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems, vol. 12, no. 12, Dec. 1993, pp. 1868-79
- /8/ M. del Mar Hershenson, S. P. Boyd, T. H. Lee. GPCAD: a tool for CMOS op-amp synthesis. 1998 IEEE/ACM International Conference on Computer-Aided Design, Digest of Technical Papers (IEEE Cat. No. 98CB36287), ACM, New York, NY, USA, 1998, pp. 296-303
- /9/ G. Gielen, G. Debyser, K. Lampaert, F. Leyn, K. Swings, G. Van der Plas, W. Sansen, D. Leenaerts, P. Veselinovic, W. van Bokhoven. An analogue module generator for mixed analogue/digital ASIC design. International Journal of Circuit Theory and Applications, vol. 23, no. 4, July-Aug. 1995, pp. 269-83
- /10/ E. S. Ochotta, R. A. Rutenbar, L. R. Carley. Synthesis of high-performance analog circuits in ASTRX/OBLX. IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems, vol. 15, no. 3, March 1996, pp. 273-94
- /11/ A. Dharchoudhury, S. M. Kang. Worst-case analysis and optimization of VLSI circuit performances. IEEE Transactions on Compu-

- ter Aided Design of Integrated Circuits and Systems, vol. 14, no. 4, April 1995, pp. 481-92
- /12/ M. del Mar Hershenson, S. P. Boyd, T. H. Lee. Optimal design of a CMOS op-amp via geometric programming. IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems, vol. 20, no. 1, Jan. 2001, pp. 1-21
- /13/ G. Debyser, G. Gielen. Efficient analog circuit synthesis with simultaneous yield and robustness optimization. 1998 IEEE/ACM International Conference on Computer-Aided Design, Digest of Technical Papers (IEEE Cat. No. 98CB36287), ACM, New York, NY, USA, 1998, pp. 308-11
- /14/ T. Mukherjee, L. R. Carley, R. A. Rutenbar. Efficient handling of operating range and manufacturing line variations in analog cell synthesis. IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems, vol. 19, no. 8, Aug. 2000, pp. 825-39
- /15/ R. Phelps, M. Krasnicki, R. A. Rutenbar, L. R. Carley, J. R. Helms. Anaconda: simulation-based synthesis of analog circuits via stochastic pattern search. IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems, vol. 19, no. 6, June 2000, pp. 703-17
- /16/ K. Antreich, J. Eckmueller, H. Graeb, M. Pronath, F. Schenkel, R. Schwencker, S. Zizala. WiCkED: analog circuit synthesis incorporating mismatch. Proceedings of the IEEE 2000 Custom Integrated Circuits Conference, (Cat. No. 00CH37044), IEEE, Piscataway, NJ, USA, 2000, pp. 511-14
- /17/ P. Mandal, V. Visvanathan. CMOS op-amp sizing using a geometric programming formulation. IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems, vol. 20, no. 1, Jan. 2001, pp. 22-38

*Korespondenčni avtor:*

*doc.dr. Janez Puhan, univ.dipl.ing.el.*

*Fakulteta za elektrotehniko Univerze v Ljubljani*

*Tržaška cesta 25*

*1000 Ljubljana*

*tel.: (01) 4768-322*

*e-pošta: janez.puhan@fe.uni-lj.si*

*Prispelo (Arrived): 31.05.2007*

*Sprejeto (Accepted): 15.09.2007*